中英
1
cache architecture中文是什么意思
发音:
- 中文翻译
- 造句
- 超高速缓存结构
- dca dynamical cache architecture 动态高速缓冲存储器体系结构
- tca twin cache architecture 双缓存架构
- cache n. 1.(探险者等贮藏粮食、器材等的)暗窖，密藏处。 2.贮藏物。 3.【计算机】高速缓冲内存。 vt. 1.贮藏；密藏；窖藏。 2.【计算机】把…储存到硬盘上。
- cache cache 高速缓冲存储器
- architecture n. 1.建筑学。 2.建筑(样式、风格)；建筑物。 3.构造，结构；【自动化】(电子计算机的)架构，体系结构。 civil architecture 民用建筑。 domestic architecture 住宅建筑。 naval architecture 造船术，造船学。 the architecture of a beehive 蜂窝的结构。
- weapons cache arms cache 武器储藏处
- assembly cache 程序集缓存
- barrow cache 兽穴储物箱
- billing cache 话单缓存
- cache ability 超高速缓存率
- cache aging 高速缓存老化数据清除; 缓存老化
- cache algorithms 快取文件置换机制
- cache bandwidth 高速缓存带宽
- cache bay 卡什贝
- cache block 超速缓存块
- cache buffer 高速缓冲区; 高速缓存缓冲器
- cache capacity 超高速缓存容量
- cache card 高速缓冲存储卡
- cache coherence 高速缓存相干; 高速缓存一致性
- cache coherency 高速缓存一致
- cache coherent 采用高速缓存一致性
- cache configuration 缓存配置
- cache control 超高速缓存控制
- cache controller 超高速缓存控制器; 高速缓冲存储器控制器; 高速缓冲控制器; 高速缓存控制器
- cache creek 卡什克里克
- The role of a mid-tier soa cache architecture
中间层soa缓冲体系结构的作用 - caching architecture in websphere portal
websphereportal中的缓存架构 - Tca twin cache architecture
双缓存结构 - Tca twin cache architecture
双缓存结构 - In this paper, we present the shared multi-ported data cache architecture ( smpdca ) on the basis of analyzing the characteristics of the scmp architecture
为此，在分析scmp结构特点的基础上，本文提出了单芯片多处理器的共享cache结构：共享多端口数据cache结构(smpdca)。 - Novel stack cache architecture and data-forwarding mechanism between it and the execution unit are also presented . the relationship between the capacity and the backup frequency of the stack cache is analyzed too
文中还设计了一种由多体静态存储器构成的堆栈缓冲结构，并在堆栈缓冲和执行部件之间采用了数据重定向技术，还对缓冲容量和后援频度的关系进行了理论分析。 - This article describes a sample usage scenario for caching in websphere portal and provides details on the websphere portal caching architecture, together with possible ways to exploit these capabilities within your portlets and portal sites
本文将介绍一个在websphereportal进行缓存的示例使用场景，并提供关于websphereportal缓存架构的详细信息以及在portlet和门户站点内利用这些功能的可能方式。 - The paper elaborates risc technology characteristic and 5-stage pipeline architecture and function of the 64-bit risc cpu, and dwells on 64-bit vega cpu characteristic, and details the eda technology and the main flow of asic design, and elaborates the operation and exception process of the vega cpu and virtual instruction address " architecture and generation, and details cache architecture and mmu . the master dissertation dwells on virtual address translating into physical address, instruction cache finding address and instruction fetching, too
详细的阐述了64位vegacpu的特点，阐述了eda技术和asic设计的主要流程，阐述了vegacpu流水线结构、流水线操作、流水线暂停和异常处理，虚拟指令地址的结构和产生，mmu结构，包括指令tlb结构和虚拟指令地址向物理指令地址的生成流程，cache结构，寻址原理和指令的写策略，指令高速缓存的寻址原理和结构，以及指令的获取流程。
- 推荐英语阅读
cache architecture的中文翻译，cache architecture是什么意思，怎么用汉语翻译cache architecture，cache architecture的中文意思，cache architecture的中文，cache architecture in Chinese，cache architecture的中文，cache architecture怎么读，发音，例句，用法和解释由查查在线词典提供，版权所有违者必究。
Last modified time:Fri, 15 Aug 2025 00:29:56 GMT
关于我们
